3DIC设计打了死结？电源完整性分析僵局怎么破

本文摘要：数十年来，半导体行业在超级构建的道路上畅通无阻，一方面可以提升功能和性能，另一方面可以减少系统成本。不过，标准的作法是将更加多的功能塞进单个裸片上，当您想构建某些使用有所不同制程的功能时，这条路就回头必经了。 这就是为什么3DIC－将3D模块和内插器构建在一起显得更加风行的原因。当前，一个风行的应用于案例是将高带宽存储器与处理器两边融合在一起，在DRAM堆栈和主存储器之间必要通过较低电阻／高度分段相连构建更加高带宽的通信。当然，每个设计创意都会带给新的设计问题。

数十年来，半导体行业在超级构建的道路上畅通无阻，一方面可以提升功能和性能，另一方面可以减少系统成本。不过，标准的作法是将更加多的功能塞进单个裸片上，当您想构建某些使用有所不同制程的功能时，这条路就回头必经了。

这就是为什么3DIC－将3D模块和内插器构建在一起显得更加风行的原因。当前，一个风行的应用于案例是将高带宽存储器与处理器两边融合在一起，在DRAM堆栈和主存储器之间必要通过较低电阻／高度分段相连构建更加高带宽的通信。当然，每个设计创意都会带给新的设计问题。

其中之一就是如何管理这些系统仍然到PCB和电路板级中的电源完整性。一般来说情况下，我们将电源完整性分析和配电网络（PDN）设计视作需要弃芯管理的功能，但是别忘了，我们之所以需要这么指出，归功于PCB之间的高电阻，以及芯片的高工作频率仅次于程度增加了芯片间通信对片上功率噪声的影响。但是，现在不仅不存在一系列电阻，谐振频率也较为长，还包括低频范围的电路板级的MHz、中频范围的内挂器层／TSV层的100MHz和高频级别的芯片级的GHz，这种特性意味著对电源完整性不存在较小的潜在影响。即使我们可以忽视板级频率的影响，这些中频范围内的频率也意味著无法抹杀。

因此，在展开电源完整性分析时，无法再行一厢情愿地指出每个芯片相互独立国家言和不相干了。最少要在整个3DIC的PCB内分析电源完整性。最近主办的一个网络研讨会尤其谈论了这种类型的电源完整性分析。

这种分析有两个主要组成部分－一个是为整个3DIC设备建构一个准确的电源模型，可以在详尽的瞬态和ACSpice分析中用于，另一个是保证模型有效地体现了十分长的号召范围，还包括从板级／PCB级的MHz到芯片级的GHz。建构一个准确的电源模型必须考虑到以下几个层面。

芯片／裸片的分析早已很成熟期了，可以通过RedHawk或Totem（用作仿真设计）来构建。RedHawk还被引荐用作内插器萃取，可以把内插器看作是生产技术文件反对的另一种半导体器件，RedHawk可以很好地已完成这项任务。

建议使用SIwave／HFSS处置TSV的萃取。最后，这些可以组合成一个系统芯片功率模型（CPM），可以在芯片模型分析仪（CMA）中展开详尽的瞬态和AC分析。

在分析的第二阶段，最重要的是保证CPM模型需要体现整个系统所固有的普遍号召范围。在这个阶段的芯片级分析中，可以查阅几十纳秒的活动（上面的蓝色部分）。但是，在更大的时间间隔上，不倒数的事件可能会造成较小的功率切换，比如3DICPCB中另一个芯片从工作模式转换到空闲模式，或者板上另一个器件的活动（上面的红色部分）。

在微秒范围内展开纳秒级别的准确分析是不切实际的。忽略，CMA获取了基于芯片级高频号召和低频输出建构代表性功率噪声频谱的工具，其中，低频输出可以通过各种体现内插器／TSV和PCB／板对这些不连续性的号召的各种方法分解。

然后，可以将这些频谱拆分，以分解更为精确地体现全部号召范围的新CPM。建模这些较长周期时间事件的方法还包括分析长时间正弦，或者从PowerArtist配置文件中给定，或通过手动登录的配置文件（可用作体现板上传感器的转换）给定，或通过基于针对该3DIC或者电路板的PDN分解对电阻脆弱的随机噪声。由于这些3DIC器件具备从芯片到板级的大范围谐振频率，全面充份优化系统级PDN早已显得更为最重要。

似乎，现在必须更加普遍的分析。

本文关键词：3DIC,设计,打了,死结,电源,完整性,开云app官方网站登录,分析,僵局

本文来源：开云app官方网站登录-www.gxyygc.com